비바리퍼블리카(토스)
한국휴렛팩커드

Interface(R&D) Digital Design(Serdes Architect) 대구-글로벌 팹리스사

대구 전자,반도체 2026.10.06 ~ 2026.11.05

Tasks

[회사소개]
글로벌 팹리스 기업

[모집부문]
Interface(R&D) Digital Design(Serdes Architect) 대구

[담당업무]
- Digital 회로 설계 (ASIC / FPGA)
: High Speed Interface 및 SerDes Digital IP 회로 설계 및 검증
(예 : eDP, MIPI, Vx1, CEDS 등)
: Digital IP 설계 (DSC, FEC, HDCP 등)
- FPGA를 활용한 IP 설계 및 검증
: FPGA IP (GTY, SerDes, FPLL 등) 활용한 고속 Interface 회로 설계
- MCU Bus Architecture 및 Peripheral IP 설계

Requirements

[자격요건]
전공: 전자

우대사항:
- Digital 회로 설계 전공자
- RTL 설계 경험 보유자 (Verilog, System Verilog등)
- 인터페이스 표준 스펙 및 SerDes IP 설계 경험자
(예 : eDP, MIPI, Vx1, BoW, UCIe, PCIe)
- Display 관련 ASIC IC 경험자 (예 : T-Con, Mobile Driver IC, Source Driver IC)
- MCU Firmware 경험자
- Ethernet 설계 경험자 (MAC, Link Layer, PHY Interface 등)
- 영어 능통자

*근무지
대구|대구

*직급
[협의]

Information

경력여부
경력무관
고용형태
정규직
급여사항
면접 후 협의

Apply

전형방법

1차 서류전형
2차 면접전형

제출서류

이력서

접수방법
홈페이지 지원 이메일
채용담당
이상은 수석컨설턴트 / +82-2-6281-5035 / 이메일 복사

The Others

- 원서 마감후 1차(서류) 합격자에 한하여 개별연락
- 해외여행에 결격 사유가 없는 자
- 이력서에 연락처, 희망연봉 기재

━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━

㈜엔터웨이파트너스는 주민등록번호 수집 금지 법령과 공정화에 관한 법률에 의거하여, 다음과 같은 정보를 수집하지 않습니다.
1. 구직자 본인의 생년월일을 제외한 주민등록번호
2. 구직자 본인의 용모,키,체중 등의 신체적 조건 / 출신지역,혼인여부,재산 / 직계 존비속 및 형제자매의 학력,직업,재산

Company

헤드헌팅
서울 강남구 논현동 84번지 송암빌딩 5층

2000년 6월, 국내의 척박한 인재개발 토양에 뿌리를 내리기 시작한 엔터웨이는 국내 및 외국계 대기업과 벤처기업, 금융기관에 최고경영자부터 전문 엔지니어까지 고급인력을 추천하는 한편 우수 인재들의 경력을 평생 관리하는 서비스를 제공하고 있습니다.

엔터웨이는 인재 관리 분야에서 전문성을 확보한 다양한 경력의 컨설턴트들이 근무하고 있습니다. 국내외에서 인정받는 교육기관과 기업에서 학력과 경력을 쌓은 당사 컨설턴트들은 정보통신, 반도체, 컨설팅, 의약, 금융, 자동차, 기계, 생화학, PR, 유통, 화장품, 서비스 등 다양한 업종을 담당하고 있습니다.

또한, 엔터웨이는 헤드헌팅 취업 포털사이트의 운영 경험과 폭넓은 국내외 네트워킹을 통해 양질의 30만 명 이상 고급, 전문 인력 및 임원급 인력 데이터베이스를 확보하고 있으며, 국내 헤드헌팅 업체로서는 최초로 해외 현지법인 엔터웨이USA를 미국 로스엔젤리스(LA)에 설립하여, 세계 시장으로 진출하는 국내 기업과 다국적기업의 글로벌 인재 채용을 담당하고 있습니다.

국가전략적 인재정책이 부재한 한국적 상황에서 인재개발 기업의 중요성은 더 이상 강조해도 지나치지 않을 것입니다. 엔터웨이는 '인재보국(人才報國)'의 자세로 고객의 요구를 최대한 만족시킬 수 있는 최선의 서비스를 다 할 것임을 약속드립니다.

직무 디지털 회로 설계 엔지니어 SerDes 아키텍트
🛠 관련 기술 ASIC FPGA eDP MIPI Vx1 CEDS DSC FEC HDCP GTY SerDes FPLL Verilog System Verilog BoW UCIe PCIe T-Con MAC Link Layer PHY Interface
핵심 업무
  • ASIC·FPGA 기반 디지털 회로 설계
  • High Speed Interface 및 SerDes Digital IP 회로 설계·검증
  • FPGA 활용 IP 설계·검증
  • MCU Bus Architecture 및 Peripheral IP 설계
필수 요건
  • ✓전자 전공
우대 요건
  • ★디지털 회로 설계 전공
  • ★RTL 설계 경험
  • ★인터페이스 표준 스펙 및 SerDes IP 설계 경험
  • ★Display 관련 ASIC IC 경험
  • ★MCU Firmware 경험
  • ★Ethernet 설계 경험
  • ★영어 능통
BETAAI가 공고 원문에서 추출한 참고 정보입니다.
Chat with GPT

본 정보는 개인 구직자들의 취업지원을 위해 외국기업취업전문사이트 피플앤잡에서 수집한 정보이며, 채용회사의 사정에 따라 변경될 수 있습니다.
본 정보는 피플앤잡의 동의 및 허락 없이는 재배포 할 수 없습니다.