ㅁ Digital Design Serdes Architect (Link) 또는 Analog Design Serdes Architect (PHY) 회로설계 경력사원 모집 (대구근무) ㅁ

1. Digital Design Serdes Architect (Link) 모집내용

* 자격요건
1) 석사 이상으로 전자공학 등 유사학과 전공하고, Digital Design 경력 2년 이상 있으신 분
2) Digital 회로 설계 (ASIC / FPGA) : High Speed Interface 및 SerDes Digital IP 회로 설계 및 검증 가능하신 분
3) FPGA를 활용한 IP 설계 및 검증 가능하신 분
4) MCU Bus Architecture 및 Peripheral IP 설계 가능하신 분
5) Digital 회로 설계 전공하신 분 우대
6) RTL 설계 경험 보유하신 분 (Verilog, System Verilog등) 우대
7) 인터페이스 표준 스펙 및 SerDes IP 설계 경험 (예 : eDP, MIPI, Vx1, BoW, UCIe, PCIe) 있으신 분 우대
8) Display 관련 ASIC IC 경험 (예 : T-Con, Mobile Driver IC, Source Driver IC) 있으신 분 우대
9) MCU Firmware 경험 있으신 분 우대
10) Ethernet 설계 경험 (MAC, Link Layer, PHY Interface 등) 있으신 분 우대
11) 영어 가능하신 분 (TOEIC Speaking IL 또는 OPIc IL 이상 되시는 분)
12) 대구 근무 가능하신 분
 
* 부여업무
1) Digital 회로 설계 (ASIC / FPGA)
(1) High Speed Interface 및 SerDes Digital IP 회로 설계 및 검증 (예 : eDP, MIPI, Vx1, CEDS 등)
(2) Digital IP 설계 (DSC, FEC, HDCP 등)

2) FPGA를 활용한 IP 설계 및 검증
(1) FPGA IP (GTY, SerDes, FPLL 등) 활용한 고속 Interface 회로 설계
3) MCU Bus Architecture 및 Peripheral IP 설계
 

2. Analog Design Serdes Architect (PHY) 모집내용

* 자격요건
1) 학사 이상으로 전자/전기/컴퓨터공학 등 유사학과 전공하고, Analog Design 경력이 
   학사는 4년 이상, 석사는 2년 이상 있으신 분
2) 아래 부여업무 수행 가능하신 분
3) 16Gbps 이상 고속SerDes IP 양산/개발 및 검증 경험 있으신 분 우대
4) FinFET공정 설계 숙련되신 분 우대
5) EDA Tool 숙련되신 분 우대
6) 영어, 중국어, 일본어 가능하신 분 우대
(영어는 TOEIC Speaking IL 또는 OPIc IL 이상 되시는 분)
7) 대구 근무 가능하신 분
 
* 부여업무
1) DP/PCIe/USB/Ethernet/LPDDR 등 고속 Interface IP 설계
2) SerDes 구성 회로 설계
3) Architecture : Channel 및 System modeling, IP Hardening
4) Transmitter : 고속 Source Series Termination Driver 설계
5) Analog Front End : 고속 EQ (Adaptive EQ,DFE) / PHY Controller 설계
6) PI-based CDR : LC VCO 기반 Digital PLL 설계
 
* 공통 채용직급 (서너명 선발)
- 대리~과(차)장급
- 2026년 9월~10월에 채용전형을 먼저 진행하고 최종합격 하실 경우 2027년 01월초부터 대구에서 근무

* 공통 근무지
- 대구광역시 (대구 지하철역 근처)
 
* 제출서류
1) 이력서(경력기술사항, 자기소개서 포함) 자유양식으로 작성하여 이메일 송부     
(이력서에 연락처, 현재연봉, 희망연봉 기재)
2) 이메일 전송시 " Digital Design 또는 Analog Design -성명ooo" 으로 기재 요망

* 전형방법  
- 서류전형 ▶ 면접전형 ▶ 연봉협상

* 제출방법 및 제출기간
1) 제출방법 : 지원서류를 이메일 접수
2) 제출기간 : 2026.08.11(화) ~ 채용 시까지

* 처우
1) 연봉 : 면접합격 시 경력사항 감안하여 최적의 연봉 결정
2) 복리후생 : 제반 좋은 복리후생 적용

*. 문의사항
1) 담당자 : ㈜케인앤클루컨설팅 컨설턴트 김현우 이사  
 (전화 : 010-2275-9599, 이메일 : khw@canenclew.com)
2) 궁금한 사항 있으시면 전화 또는 이메일 연락 바랍니다.

1. Digital Design Serdes Architect (Link) 모집내용

* 자격요건
1) 석사 이상으로 전자공학 등 유사학과 전공하고, Digital Design 경력 2년 이상 있으신 분
2) Digital 회로 설계 (ASIC / FPGA) : High Speed Interface 및 SerDes Digital IP 회로 설계 및 검증 가능하신 분
3) FPGA를 활용한 IP 설계 및 검증 가능하신 분
4) MCU Bus Architecture 및 Peripheral IP 설계 가능하신 분
5) Digital 회로 설계 전공하신 분 우대
6) RTL 설계 경험 보유하신 분 (Verilog, System Verilog등) 우대
7) 인터페이스 표준 스펙 및 SerDes IP 설계 경험 (예 : eDP, MIPI, Vx1, BoW, UCIe, PCIe) 있으신 분 우대
8) Display 관련 ASIC IC 경험 (예 : T-Con, Mobile Driver IC, Source Driver IC) 있으신 분 우대
9) MCU Firmware 경험 있으신 분 우대
10) Ethernet 설계 경험 (MAC, Link Layer, PHY Interface 등) 있으신 분 우대
11) 영어 가능하신 분 (TOEIC Speaking IL 또는 OPIc IL 이상 되시는 분)
12) 대구 근무 가능하신 분
 
* 부여업무
1) Digital 회로 설계 (ASIC / FPGA)
(1) High Speed Interface 및 SerDes Digital IP 회로 설계 및 검증 (예 : eDP, MIPI, Vx1, CEDS 등)
(2) Digital IP 설계 (DSC, FEC, HDCP 등)

2) FPGA를 활용한 IP 설계 및 검증
(1) FPGA IP (GTY, SerDes, FPLL 등) 활용한 고속 Interface 회로 설계
3) MCU Bus Architecture 및 Peripheral IP 설계
 

2. Analog Design Serdes Architect (PHY) 모집내용

* 자격요건
1) 학사 이상으로 전자/전기/컴퓨터공학 등 유사학과 전공하고, Analog Design 경력이 
   학사는 4년 이상, 석사는 2년 이상 있으신 분
2) 아래 부여업무 수행 가능하신 분
3) 16Gbps 이상 고속SerDes IP 양산/개발 및 검증 경험 있으신 분 우대
4) FinFET공정 설계 숙련되신 분 우대
5) EDA Tool 숙련되신 분 우대
6) 영어, 중국어, 일본어 가능하신 분 우대
(영어는 TOEIC Speaking IL 또는 OPIc IL 이상 되시는 분)
7) 대구 근무 가능하신 분
 
* 부여업무
1) DP/PCIe/USB/Ethernet/LPDDR 등 고속 Interface IP 설계
2) SerDes 구성 회로 설계
3) Architecture : Channel 및 System modeling, IP Hardening
4) Transmitter : 고속 Source Series Termination Driver 설계
5) Analog Front End : 고속 EQ (Adaptive EQ,DFE) / PHY Controller 설계
6) PI-based CDR : LC VCO 기반 Digital PLL 설계